Removing suffix from methodology
@@ -5,23 +5,24 @@ source ./sc_setup.tcl
set scriptdir [file dirname [file normalize [info script]]]
-set input_verilog "../../import/job$sc_import_jobid/$sc_topmodule.v"
+set input_verilog "../../import/job${SC_IMPORT_JOBID}/${SC_TOPMODULE}.v"
+set output_verilog "${SC_TOPMODULE}.v"
########################################################
# Technology Mapping
########################################################
yosys read_verilog $input_verilog
-yosys synth "-flatten" -top $sc_topmodule
+yosys synth "-flatten" -top $SC_TOPMODULE
yosys opt -purge
########################################################
# Technology Mapping
########################################################
-yosys dfflibmap -liberty $sc_lib
+yosys dfflibmap -liberty $SC_LIB
yosys opt
-yosys abc -liberty $sc_lib
+yosys abc -liberty $SC_LIB
########################################################
# Write Netlist
@@ -29,4 +30,4 @@ yosys abc -liberty $sc_lib
yosys setundef -zero
yosys splitnets
yosys clean
-yosys write_verilog -noattr -noexpr -nohex -nodec "$sc_topmodule.v"
+yosys write_verilog -noattr -noexpr -nohex -nodec $output_verilog
